中條　拓伯

ナカジヨウ　ヒロノリ

NAKAJO Hironori

工学研究院　知能情報システム工学部門, 教授

メールアドレス

nakajo[at]cc.tuat.ac.jp（[at]を@に変換してください）

ホームページ

http://www.tuat.ac.jp/~nakajo

研究分野

1. A289　情報通信, A60010　情報学基礎論

研究キーワード

1. 計算機科学,　計算機工学

研究テーマ

1. 分散共有メモリ型並列計算機のアーキテクチャに関する研究
   
2. 超並列計算機の入出力サブシステムに関する研究
   
3. メモリスロット接続型高速通信インタフェースの実現
   
4. On-chip Simultaneous Multi-threaded アーキテクチャの実現
   

教育・研究活動状況

1. 将来のハイパフォーマンス・コンピューティング
   2000年4月に発足した中條研究室では並列処理やそのための通信ネットワークアーキテクチャ、次世代のコンピュータアーキテクチャなどを中心に研究を進めています。 複数のPCをネットワークで接続して、その上で並列処理を行う研究が様々な研究機関で進められています。その中で通産省のプロジェクトである新情報処理開発(Real World Computing Partnership)の開発したRHiNETと呼ばれる高速光通信インタフェースを用いて、これまで中條研で開発を進めてきた分散共有メモリの高速化技術であるHome Proxy Cache を実現し、効率の良い分散共有メモリ(DSM) の実現を進めています． また、通信インタフェースはまだまだ高価であり、インタフェースカードがPCIバスなどのI/Oバスに接続するタイプのものである上、また接続形態がスイッチをベースにしたものであるなどの問題があります。そこで、SDRAM、もしくはRAMBUSなどの最新のメモリインタフェース上に通信インタフェースを接続するためのハードウェアを開発し、OSから直接アクセスするためのシステムを構築し、前述の問題を解決するための試みを行うものです。通信インタフェースをメモリアクセスとして扱うようなものはありましたが、ダイレクトでハードウェアから直接メモリアクセスして行うものは他に例がなく、このシステムが完成すると、今まで問題となっていた通信遅延の問題が劇的に改善され、今後のメモリベースとした並列処理の可能性が広がっていくものとして期待されているのです。 新たな計算機アーキテクチャの研究として、 マルチスレッドベースの新アーキテクチャを考案し設計を進めています。現在、CPUの動向は、その普及率からIntelが独占している状況にあります。しかしながら、アーキテクチャの観点からみて、まだまだ新たなアーキテクチャを開拓していくことは可能であり、マルチスレッドという、細かい粒度の処理単位を効率良く実行するためのコンパイラ志向のアーキテクチャを目指しています。一つのチップの中に複数のプロセッサを実装する技術と組み合わせることで、高速かつ高機能な計算機アーキテクチャを提唱し、現在のアーキテクチャの研究分野に一石を投じようと考えています。 また、もう一つの未来を志向したアーキテクチャとして量子コンピュータの可能性について探求しています。フォン・ノイマンアーキテクチャを越える新たなアーキテクチャの提案は、今までも様々な試みがなされてきましたが、現状では、決定的なものはまだ現れていません。 量子コンピュータは、提案自体はそれほど新しいものではないですが、その可能性は以前から期待されていたものの、主に物理やデバイスの分野で研究されていましたが、従来の計算機アーキテクトはその可能性に対して無関心でした。そこで、この研究では未だに明らかにされていない量子コンピュータの命令セットやメモリアーキテクチャの形態について模索し、コンピュータサイエンスからのアプローチから量子コンピュータの可能性の検証を試みるものです。

共同研究希望テーマ

1. 並列計算機アーキテクチャ クラスタコンピューティングシステム SMT プロセッサアーキテクチャ